[반도체] DRAM 알아보기

1. What is DRAM?

의미 : Dynamic Ramdom Access Memory

• Dynamic : 저장된 data가 전원가 직접적으로 연결되지 않은 상태로 유지됨을 의미 <-> Static
• Random : 읽고 쓰기가 모두 가능
• Access : 접근
• Memory : 저장요소

특징으로는 1. 작은 cell size 2. need 고감도의 SA(Sense Amp) 3. Refresh 동작 필요

 

DRAM의 Architecture는 [cell], [core], [peripheral]로 나뉘게 되는데,

cell 파트는 약 전체 면적의 55% 정도를 차지하고 data storage를 수행한다. core는 약 30% 정도를 차지하고 data restoring을 수행하고, 나머지 peripheral의 경우 15% 정도를 차지하고 control logic, IO interface 등을 담당한다.

 

DRAM 동작

DRAM에는 bit line과 word line이라는 선이 연결 되어 있습니다.

• word line은 트랜지스터의 게이트와 연결되어 있으며 메모리 셀 하나를 쓸지 안 쓸지 사용 여부를 결정합니다. (게이트에 연결되어 있기 때문)
• bit line은 소스, 드레인에 연결되며 이 메모리에 저장될 값을 정해주는 역할을 합니다. 더불어 저장된 메모리가 1인지 0인지 값을 확인하는 역할 또한 bit line이 수행합니다.

1.  Row Active : 임의의 Cell 선택을 위해 Access할 WL를 Enable하는 것을 Row Address로 선택
2.  Command(Read/Write) : 선택된 WL에 연결된 cell 중에서 Columnn Address로 CSL 선택
3.  Pre-Charge : row에서 다른 row로 넘어갈 때 well function하기 위해서 다른 row는 close를 해야합니다. 이 때 사용하는 것이 Precharge로, command 후 WL을 disable 시켜 입/출력된 date를 저장하고 develop BL을 1/2Vcca로 precharge합니다.
4.  Refresh : data를 작성하고 일정시간 냅두면 leakage current에 의해 data 소멸이 발생한다. 이를 방지하기 위해 refresh를 통해서 data를 보전합니다.

 

DRAM의 Read/Write에 대해 소개를 해보면,

o Write

오른쪽 상단의 DRAM구조를 보면 Cc와 Cb cap이 존재하는데, Cc보다 Cb의 용량이 큽니다.

이를 이용해서 Read/Write를 수행하는데,

"1"을 작성하는 경우 : Cc의 용량이 커서 Cb에 전압이 넘어가는데 이 채워지는 과정을 통해 Write "1"이 됩니다.

"0"을 작성하는 경우 : Cb의 "1" data가 비어있는데 Cb로 넘어가면서 비워지게 되고 이를 통해 Write "0"이 됩니다.

 

o Read

Write와 비슷한 방법으로 진행되고 Cb의 전압 증/감에 따라 "1", "0"을 구분하게 됩니다.

 

Leakage Current of DRAM

다양한 이유들로 인해 DRAM에는 leakage current가 존재하게 되는데, 대표적으로 5가지가 있다.

1. Cell Capacitor Dielectric Leakage
2. Cell Tr. Off-leakge
3. Gate Induced Drain Leakage
4. Cell Junction Leakage
5. STI Interface States Generation Leakage (우주방사능)

이런 이유들로 인해 데이터 손실이 발생하게 되고, 이를 막기위해 필요한 것이 바로 Refresh 동작이다.

 

출처 : 

www.edaboard.com/threads/difference-between-precharge-and-refresh-in-sdrams.83193/

DIFFERENCE between PRECHARGE and REFRESH in SDRAMs..........